

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-098039

(43)Date of publication of application : 14.04.1998

(51)Int.Cl.

H01L 21/3205

(21)Application number : 08-271787

(71)Applicant : SONY CORP

(22)Date of filing : 20.09.1996


(72)Inventor : MAEDA KEIICHI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To form a buried wiring stably by suing a high-pressure reflow method.

SOLUTION: A contact hole 4 and a wiring groove 5 are formed in an interlayer insulating film 3 to form a dual-damascene structure, than a TiN/Ti film 6 is deposited over the entire surface, and an upper aluminum alloy layer 7 as the material of a buried wiring a deposited on the TiN/Ti film 6, such that the thickness of the layer 7 is three times larger than the width of the wiring groove 5, thereby a bridged structure is formed at the portion of the wiring groove 5 and the contact hole 4. Next, a high-pressure reflow is performed using an inert gas to fill the inside of the connecting hole 4 and the wiring groove 5 with aluminum alloy. The interlayer insulating film 3 is then polished by CMP(chemical-mechanical polishing) method, etc., to be exposed, and a buried wiring is formed in the inside of the wiring groove 5. Also, in order to form stably the bridges structure of wiring material at a portion connecting the wiring groove 5 to a hole for forming a pad at the end of the buried wiring, at the connecting portion or in its proximity, a dummy pattern is formed, or a plurality of contact holes are formed at the bottom of the hole for forming a pad.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-98039

(43) 公開日 平成10年(1998) 4月14日

(51) Int.Cl.⁶

H 0 1 L 21/3205

識別記号

F I

H 0 1 L 21/88

K

審査請求 未請求 請求項の数10 F D (全 11 頁)

(21) 出願番号 特願平8-271787

(22) 出願日 平成8年(1996) 9月20日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 前田 圭一

東京都品川区北品川6丁目7番35号 ソニ

ー株式会社内


(74) 代理人 弁理士 杉浦 正知

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 高圧リフロー法を用いて埋め込み配線を安定して形成することができる半導体装置の製造方法を提供する。

【解決手段】 層間絶縁膜3に接続孔4および配線溝5を形成してデュアルダマシン構造を形成した後、全面にTiN/Ti膜6を成膜し、その上に埋め込み配線形成用の配線材料として上層Al合金層7を配線溝5の幅の3倍以上の膜厚に成膜し、配線溝5および接続孔4の部分にブリッジ形状を形成する。次に、不活性ガスを用いて高圧リフローを行い、配線溝5および接続孔4の内部にAl合金を充填する。この後、CMP法などにより層間絶縁膜3が露出するまで研磨を行い、配線溝5の内部に埋め込み配線を形成する。また、配線溝と埋め込み配線の末端のパッド形成用の孔との接続部分において配線材料によるブリッジ形状を安定して形成するためには、この接続部分またはその近傍にダミーパターンを形成し、あるいは、パッド形成用の孔の底部に複数の接続孔を形成する。



【特許請求の範囲】

【請求項 1】 高圧リフロー法を用いて埋め込み配線を形成するようにした半導体装置の製造方法において、上記埋め込み配線形成用の配線材料を配線幅の 3 倍以上の膜厚に成膜するようにしたことを特徴とする半導体装置の製造方法。

【請求項 2】 上記配線材料を上記配線幅の 3 倍以上 4、5 倍以下の膜厚に成膜するようにしたことを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 3】 上記配線材料はアルミニウム、銅、銀、金またはそれらの合金であることを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 4】 高圧リフロー法を用いて埋め込み配線を形成するようにした半導体装置の製造方法において、上記埋め込み配線形成用の配線溝と上記埋め込み配線の末端のパッド形成用の孔との接続部分またはその近傍にダミーパターンを形成するようにしたことを特徴とする半導体装置の製造方法。

【請求項 5】 上記ダミーパターンは上記パッド形成用の孔の深さとほぼ同一の高さを有することを特徴とする請求項 4 記載の半導体装置の製造方法。

【請求項 6】 上記配線材料はアルミニウム、銅、銀、金またはそれらの合金であることを特徴とする請求項 4 記載の半導体装置の製造方法。

【請求項 7】 高圧リフロー法を用いて埋め込み配線を形成するようにした半導体装置の製造方法において、上記埋め込み配線の末端のパッド形成用の孔の底部に複数の接続孔を形成するようにしたことを特徴とする半導体装置の製造方法。

【請求項 8】 上記埋め込み配線形成用の配線溝の底部に形成される接続孔とほぼ同一の深さに上記複数の接続孔を形成するようにしたことを特徴とする請求項 7 記載の半導体装置の製造方法。

【請求項 9】 上記パッド形成用の孔の底部の全面に上記複数の接続孔を形成するようにしたことを特徴とする請求項 7 記載の半導体装置の製造方法。

【請求項 10】 上記配線材料はアルミニウム、銅、銀、金またはそれらの合金であることを特徴とする請求項 7 記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、半導体装置の製造方法に関し、特に、高圧リフロー法を用いた埋め込み配線の形成に適用して好適なものである。

【0002】

【従来の技術】LSI の高集積化によりその内部配線の微細化、多層化が進んでおり、これに伴い配線形成時の平坦化技術の開発や微細配線の加工および信頼性確保が重要な課題となっている。これらの問題点の解決手段のひとつとして、埋め込み配線技術が検討されている。こ

の埋め込み配線技術の中でも、特に、低コスト化が可能な、いわゆるデュアルダマシン (Dual Damascene) 法 (ダブルダマシン (Double Damascene) 法とも呼ばれる) が注目されている。このデュアルダマシン法の一例を図 14～図 21 に示す。

【0003】このデュアルダマシン法においては、図 14 に示すように、あらかじめ素子が形成され、表面が層間絶縁膜 (いずれも図示せず) で覆われた基板 101 上に下層 A1 合金配線 102 を形成し、この下層 A1 合金配線 102 を覆うように層間絶縁膜 103 を成膜した後、この層間絶縁膜 103 上にリソグラフィ工程により所定形状のレジストパターン 104 を形成する。次に、図 15 に示すように、このレジストパターン 104 をマスクとして層間絶縁膜 103 を反応性イオンエッチング (RIE) 法などによりエッチングし、接続孔 105 を形成する。この後、レジストパターン 104 を除去する。

【0004】次に、図 16 に示すように、層間絶縁膜 103 上にリソグラフィ工程により所定形状のレジストパターン 106 を形成する。次に、図 17 に示すように、このレジストパターン 106 をマスクとして層間絶縁膜 103 を RIE 法などによりエッチングし、配線溝 107 を形成する。この後、図 18 に示すように、レジストパターン 106 を除去する。これによって、接続孔 105 および配線溝 107 が形成される。これらの接続孔 105 および配線溝 107 からなる構造をデュアルダマシン構造という。

【0005】さて、層間絶縁膜 103 に形成された配線溝 107 や接続孔 105 に配線材料を埋め込む方法としては、従来よりリフロー法が用いられているが、その中でも特に、通常のリフロー法と比べて埋め込み特性に優れている高圧リフロー法が検討されている。

【0006】この高圧リフロー法を用いて、デュアルダマシン構造の配線溝 107 および接続孔 105 の内部に配線材料として例えば A1 合金を埋め込み、埋め込み配線を形成する方法について説明する。

【0007】すなわち、まず、図 19 に示すように、上述のようにして層間絶縁膜 103 に接続孔 105 および配線溝 107 を形成した後、高真空中において全面に例えばチタン (Ti) 膜および窒化チタン (TiN) 膜を順次成膜し、下地バリアメタルとしての TiN/Ti 膜 108 を形成する。引き続き、高真空中において全面に上層 A1 合金層 109 を成膜する。このとき、この上層 A1 合金層 109 が配線溝 107 および接続孔 105 をふさぎ、その内部にボイド 110 が残されるようにする (以下、この状態をブリッジ形状と呼ぶ)。この上層 A1 合金層 109 の膜厚は、通常、配線溝 107 の幅の約 2 倍に選ばれる。

【0008】次に、高真空中に排気された高圧リフロー炉内で基板 101 の全体を A1 合金の融点付近まで加熱し

て上層A1合金層109を溶融ないし軟化させ、この状態で高圧リフロー炉内に例えばアルゴン(Ar)などの不活性ガスを高圧で導入することにより上層A1合金層109の上面を加圧し、ボイド110を減少させていく。このようにして、図20に示すように、配線溝107および接続孔105の内部にA1合金を完全に充填する。

【0009】この後、例えばCMP(Chemical Mechanical Polish)法などにより、層間絶縁膜103が露出するまで上層A1合金層109およびTiN/Ti膜108を研磨し、配線溝107および接続孔105の部分以外の部分の上層A1合金層109およびTiN/Ti膜108を除去する。これによって、図21に示すように、配線溝107の部分に上層配線としての埋め込み配線111が接続孔105を介して下層A1合金配線102に接続されて形成される。

【0010】以上のような高圧リフロー法を用いたデュアルダマシン構造による埋め込み配線の形成方法においては、上層配線の形成と上層配線のグローバル平坦化と接続孔への配線材料の充填とを同時に行うことができるため、多層配線を形成するためのコストの低減を図る上で非常に有利である。さらに、上層配線に使用する配線材料と接続孔に充填する材料とが同じ材質であることなどにより、信頼性が高いという利点がある。

【0011】

【発明が解決しようとする課題】しかしながら、上述の従来の高圧リフロー法を用いた埋め込み配線の形成方法には、次のような問題がある。

【0012】すなわち、上述の高圧リフロー法による埋め込み原理から明らかなように、配線溝107および接続孔105の内部に配線材料を充填して埋め込みを行うためには、高圧リフロー炉内に高圧の不活性ガスを導入する前に配線溝107および接続孔105の上部を配線材料でふさぎ、内部にボイド110が残されたブリッジ形状を形成しておく必要がある。ところが、実際には、図22に示すように、接続孔105の部分で配線材料がつかならず、ブリッジ形状が形成されない場合があり、このような場合には、高圧の不活性ガスで上層A1合金層109の上面を加圧したとしても、配線溝107および接続孔105の内部に配線材料を十分に充填することができない。また、通常の配線構造において、高圧リフロー法を接続孔の埋め込みのみに適用する場合に比べ、上述の従来の埋め込み配線の形成方法においては、幅の広い配線溝107の部分にブリッジ形状を形成しなければならぬため、この問題が顕著となる。

【0013】以上のように、埋め込み配線の形成に高圧リフロー法を適用する場合においては、埋め込みの安定化のためには、ブリッジ形状を安定して形成する技術が重要となってくる。

【0014】したがって、この発明の目的は、ブリッジ

形状を安定して形成することができることにより、高圧リフロー法を用いて埋め込み配線を安定して形成することができる半導体装置の製造方法を提供することにある。

【0015】

【課題を解決するための手段】上記目的を達成するために、この発明の第1の発明は、高圧リフロー法を用いて埋め込み配線を形成するようにした半導体装置の製造方法において、埋め込み配線形成用の配線材料を配線幅の3倍以上の膜厚に成膜するようにしたことを特徴とするものである。

【0016】この発明の第1の発明においては、典型的には、埋め込み配線形成用の配線材料を配線幅の3倍以上4.5倍以下の膜厚に成膜する。

【0017】この発明の第2の発明は、高圧リフロー法を用いて埋め込み配線を形成するようにした半導体装置の製造方法において、埋め込み配線形成用の配線溝と埋め込み配線の末端のパッド形成用の孔との接続部分またはその近傍にダミーパターンを形成するようにしたことを特徴とするものである。

【0018】この発明の第2の発明の一実施形態においては、ダミーパターンは、パッド形成用の孔の深さとほぼ同一の高さを有する。

【0019】この発明の第3の発明は、高圧リフロー法を用いて埋め込み配線を形成するようにした半導体装置の製造方法において、埋め込み配線の末端のパッド形成用の孔の底部に複数の接続孔を形成するようにしたことを特徴とするものである。

【0020】この発明の第3の発明の一実施形態においては、埋め込み配線形成用の配線溝の底部に形成される接続孔とはほぼ同一の深さに複数の接続孔を形成する。

【0021】この発明の第3の発明の好適な一実施形態においては、パッド形成用の孔の底部の全面に複数の接続孔を形成する。

【0022】この発明において、埋め込み配線形成用の配線材料としては、例えば、アルミニウム(Al)、銅(Cu)、銀(Ag)、金(Au)またはそれらの合金が用いられる。

【0023】上述のように構成されたこの発明の第1の発明による半導体装置の製造方法においては、埋め込み配線形成用の配線材料を配線幅の3倍以上の膜厚に成膜するようにしていることにより、配線溝の部分に安定してブリッジ形状を形成することができる。このため、その後高圧リフローを行うことにより、配線溝の内部に配線材料を確実に埋め込むことができる。

【0024】上述のように構成されたこの発明の第2の発明または第3の発明による半導体装置の製造方法においては、埋め込み配線形成用の配線溝と埋め込み配線の末端のパッド形成用の孔との接続部分またはその近傍にダミーパターンを形成し、あるいは、埋め込み配線の末

端のパッド形成用の孔の底部に複数の接続孔を形成するようにしていることにより、埋め込み配線形成用の配線材料を成膜した場合、幅が大きく変化する、埋め込み配線形成用の配線溝と埋め込み配線の末端のパッド形成用の孔との接続部分においても、安定してブリッジ形状を形成することができる。このため、その後に高圧リフローを行うことにより、埋め込み配線形成用の配線溝と埋め込み配線の末端のパッド形成用の孔との接続部分にも、配線材料を確実に埋め込むことができる。

【0025】

【発明の実施の形態】以下、この発明の実施形態について図面を参照しながら説明する。図1～図4はこの発明の第1の実施形態による半導体装置の製造方法を示し、特に、その上層配線としての埋め込み配線の形成方法を示す。

【0026】この第1の実施形態においては、まず、図1に示すように、あらかじめ素子が形成され、表面が層間絶縁膜（いずれも図示せず）で覆われたSi基板1上に下層A1合金配線2を形成した後、この下層A1合金配線2を覆うように例えば酸化シリコン（SiO₂）膜のような層間絶縁膜3を成膜する。次に、この層間絶縁膜3にデュアルダマシン構造を形成する。すなわち、層間絶縁膜3上にリソグラフィ工程により所定形状のレジストパターン（図示せず）を形成した後、このレジストパターン（図示せず）をマスクとして層間絶縁膜3を例えばRIE法などによりエッチングし、接続孔4を形成する。この後、このレジストパターンを除去する。次に、層間絶縁膜3上にリソグラフィ工程により所定形状のレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとして例えばRIE法などにより層間絶縁膜3をエッチングし、配線溝5を形成する。この後、このレジストパターンを除去する。以上の工程により、デュアルダマシン構造が形成される。ここで、接続孔4の径は例えば0.35μm、深さは例えば1.0μmである。また、配線溝5の幅は例えば0.4μm、深さは例えば0.5μmである。

【0027】次に、図2に示すように、例えば、高真空中において、マグネトロンスパッタリング法により、全面に例えば膜厚が20nmのTi膜および例えば膜厚が50nmのTiN膜を順次成膜し、下地バリアメタルとしてのTiN/Ti膜6を形成する。このTi膜の成膜におけるスパッタ条件の一例を挙げると、雰囲気ガスとしてArを用い、その流量を100sccm、圧力を0.4Pa、DCパワーを5kW、基板加熱温度を150℃とする。また、このTiN膜の成膜におけるスパッタ条件の一例を挙げると、雰囲気ガスとしてArと窒素（N₂）との混合ガスを用い、これらのArガスおよびN₂ガスの流量をそれぞれ30sccmおよび80sccm、圧力を0.4Pa、DCパワーを5kW、基板加熱温度を150℃とする。

【0028】引き続いて、例えば、高真空中において、マグネトロンスパッタリング法により、TiN/Ti膜6上に例えばCuを0.5%含んだ上層A1合金層7を成膜する。ここで、この上層A1合金層7の膜厚は配線溝5の幅の3倍以上に選ぶ。具体的には、例えば、配線溝5の幅が0.4μmであるとする、この上層A1合金層7の膜厚はこの幅の3倍として1200nmとする。なお、後述のように、配線溝5および接続孔4の部分以外の部分の上層A1合金層7は後の工程で除去されるため、通常の配線構造の場合と異なりこの上層A1合金層7の膜厚に制限はないが、成膜時間や次工程のCMPに要する時間があまり長くないようにする観点より、この上層A1合金層7の膜厚は好適には配線溝5の幅の4.5倍を超えないように選ぶ。この上層A1合金層7の成膜におけるスパッタ条件の一例を挙げると、雰囲気ガスとしてArを用い、その流量を100sccmとし、圧力を0.4Pa、DCパワーを15kW、基板加熱温度を400℃とする。

【0029】以上のようにして成膜された上層A1合金層7は配線溝5および接続孔4の上部でつながり、内部にボイド8が残されたブリッジ形状が形成される。ここで、上述のようにこの上層A1合金層7の成膜時には基板加熱温度を400℃としていることにより、A1のマイグレーションが促進され、これがブリッジ形状の形成に寄与する。

【0030】次に、高真空中に排気された高圧リフロー炉内でSi基板1の全体をA1合金の融点付近まで加熱して上層A1合金層7を溶融ないし軟化させ、この状態で高圧リフロー炉内に例えばArなどの不活性ガスを高圧で導入することにより上層A1合金層7の上面を加圧し、ボイド8を減少させていく。このようにして、図3に示すように、配線溝5および接続孔4の内部にA1合金を完全に充填する。この上層A1合金層7の高圧リフロー条件の一例を挙げると、圧力は10⁶Pa以上、基板加熱温度は450℃、時間は1分とする。

【0031】次に、例えばCMP法により、層間絶縁膜3が露出するまで上層A1合金層7およびTiN/Ti膜6を研磨し、配線溝5および接続孔4の部分以外の部分の上層A1合金層7およびTiN/Ti膜6を除去する。これによって、図4に示すように、配線溝5の部分に、接続孔4を介して下層A1合金配線2に接続された、上層配線としての埋め込み配線9が形成される。このCMP法による研磨の条件の一例を挙げると、研磨圧力を100g/cm²、定盤の回転数を30rpm、研磨ヘッドの回転数を30rpmとし、研磨パッドとしてはSUBA-IV、スラリーとしてはNH₄OHベースでフォームドシリカ含有のものをを用い、流量を100cc/minとし、研磨温度を25～30℃とする。

【0032】以上のように、この第1の実施形態によれば、層間絶縁膜3に接続孔4および配線溝5からなるデ

7
 ュアルダマシニング構造を形成した後、埋め込み配線形成用の配線材料として上層A1合金層7を配線溝5の幅の3倍以上の膜厚に成膜するようにしている。この上層A1合金層7は配線溝5および接続孔4の部分で確実につながり、ブリッジ形状が安定して形成される。このため、その後に高圧リフローを行うことにより、配線溝5および接続孔4の内部にA1合金を完全に充填することができる。そして、この後に、上層A1合金層7およびTiN/Ti膜6の不要部分を除去することにより、埋め込み配線9を形成することができる。以上により、上層配線としての埋め込み配線9を安定して形成することができる。

【0033】図5～図7はこの発明の第2の実施形態による半導体装置の製造方法を示す。ここで、図5Aは配線溝およびパッド形成用の孔の部分を示す平面図、図5B、図5Cおよび図5Dはそれぞれ図5AのB-B線、C-C線およびD-D線に沿っての断面図を示す。また、図6A、図6Bおよび図6Cはそれぞれ図5B、図5Cおよび図5Dに対応する断面図、図7A、図7Bおよび図7Cはそれぞれ図5B、図5Cおよび図5Dに対応する断面図を示す。

【0034】この第2の実施形態においては、まず、図5に示すように、あらかじめ下層A1合金配線（図示せず）まで形成されたSi基板11上にこの下層A1合金配線を覆うように例えばSiO₂膜のような層間絶縁膜12を成膜する。次に、リソグラフィ工程およびエッチング工程により、層間絶縁膜12に配線溝13およびパッド形成用の孔14を形成するとともに、これらの接続部分の近傍にダミーパターン15を形成する。具体的には、例えば、まず、リソグラフィ工程により、層間絶縁膜12上に、配線溝13およびパッド形成用の孔14とダミーパターン15とに対応する形状のレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクとして、例えばRIE法などにより、層間絶縁膜12を所定深さまでエッチングし、配線溝13、パッド形成用の孔14およびダミーパターン15を形成した後、このレジストパターンを除去する。次に、パッド形成用の孔14の外部とダミーパターン15上と配線溝13の底部の接続孔を形成する部分以外の部分とを覆うレジストパターン（図示せず）をリソグラフィ工程により形成した後、このレジストパターン（図示せず）をマスクとして、例えばRIE法などにより、層間絶縁膜12を再度エッチングし、パッド形成用の孔14を所定の深さにするとともに、配線溝13の底部に接続孔（図示せず）を形成する。ここで、このパッド形成用の孔14の深さは、配線溝13と接続孔との合計の深さと同じである。この後、このレジストパターンを除去する。

【0035】次に、第1の実施形態と同様にして、図6に示すように、高真空中においてマグネトロンスパッタリング法により全面にTi膜およびTiN膜を順次成膜

し、TiN/Ti膜16を形成する。次に、例えば、高真空中において、マグネトロンスパッタリング法により、TiN/Ti膜16上に例えばCuを0.5%含んだ上層A1合金層17を成膜する。ここで、第1の実施形態と同様に、この上層A1合金層17の膜厚は配線溝13の幅の3倍以上に選ぶ。具体的には、例えば、配線溝13の幅が0.4μmであるとする、この上層A1合金層17の膜厚はその幅の3倍以上として1200nm以上とする。

【0036】このとき、この上層A1合金層17は、第1の実施形態と同様に、配線溝13および接続孔の部分でつながり、ブリッジ形状が安定して形成される。これに加えて、この第2の実施形態においては、配線溝13とパッド形成用の孔14との接続部分の近傍に、配線溝13の周辺部の層間絶縁膜12の上面と同一高さのダミーパターン15を形成している。この上層A1合金層17は、幅が急激に変化する、配線溝13とパッド形成用の孔14との接続部分においても十分なカバレッジが得られることにより確実につながり、この部分にもブリッジ形状が安定して形成される。

【0037】次に、第1の実施形態と同様にして高圧リフローを行うことにより、上層A1合金層17をリフローさせて配線溝13、接続孔およびパッド形成用の孔14をA1合金で充填する。

【0038】この後、第1の実施形態と同様にして、例えばCMP法により、層間絶縁膜12が露出するまで上層A1合金層17およびTiN/Ti膜16を研磨する。これによって、図7に示すように、配線溝13の内部に埋め込み配線18を形成するとともに、この埋め込み配線18の末端のパッド19を形成する。

【0039】以上のように、この第2の実施形態によれば、配線溝13とパッド形成用の孔14との接続部分の近傍にダミーパターン15を形成していることにより、埋め込み配線形成用の配線材料として上層A1合金層17を成膜した場合、幅が急激に変化することによりブリッジ形状を形成しにくい、配線溝13とパッド形成用の孔14との接続部分においてもブリッジ形状を安定して形成することができる。このため、その後に高圧リフローを行うことにより、配線溝13とパッド形成用の孔14との接続部分にもA1合金を完全に充填することができる。そして、この後に上層A1合金層17およびTiN/Ti膜16の不要部分を除去することにより、埋め込み配線18およびその末端のパッド19を形成することができる。以上により、上層配線としての埋め込み配線19およびその末端のパッド19を安定して形成することができる。

【0040】図8～図10はこの発明の第3の実施形態による半導体装置の製造方法を示す。ここで、図8Aは配線溝およびパッド形成用の孔の部分を示す平面図、図8B、図8Cおよび図8Dはそれぞれ図8AのB-B

線、C-C線およびD-D線に沿っての断面図を示す。また、図9A、図9Bおよび図9Cはそれぞれ図8B、図8Cおよび図8Dに対応する断面図、図10A、図10Bおよび図10Cはそれぞれ図8B、図8Cおよび図8Dに対応する断面図を示す。

【0041】この第3の実施形態においては、まず、図8に示すように、第2の実施形態と同様に、あらかじめ下層A1合金配線（図示せず）まで形成されたSi基板21上にこの下層A1合金配線を覆うように例えばSiO₂膜のような層間絶縁膜22を成膜する。次に、

リソグラフィ工程およびエッチング工程により、層間絶縁膜22に配線溝23およびパッド形成用の孔24を形成するとともに、それらの接続部分に配線溝23の幅とパッド形成用の孔24の幅との中間の幅（例えば、パッド形成用の孔24の幅の半分の幅）の孔25を形成し、この孔25内にダミーパターン26を形成する。

【0042】次に、第2の実施形態と同様に、図9に示すように、全面にTiN/Ti膜27を形成した後、例えばCuを0.5%含んだ上層A1合金層28を成膜する。ここで、第1の実施形態と同様に、この上層A1合金層28の膜厚は配線溝23の幅の3倍以上に選ぶ。具体的には、例えば、配線溝23の幅が0.4μmであるとすると、この上層A1合金層28の膜厚はその幅の3倍以上として1200nm以上とする。

【0043】このとき、この上層A1合金層28は、第2の実施形態と同様に、配線溝23およびその底部に形成された接続孔（図示せず）の部分でつながり、ブリッジ形状が安定して形成される。これに加えて、この第3の実施形態においては、配線溝23とパッド形成用の孔24との接続部分に孔25を形成し、この孔25内に配線溝13の周辺部の層間絶縁膜22の上面と同一高さのダミーパターン26を形成しているため、この上層A1合金層27は、幅が急激に変化する、配線溝23とパッド形成用の孔24との接続部分においてもつながり、この部分にもブリッジ形状が安定して形成される。

【0044】この後、第1の実施形態と同様に、高圧リフローおよびCMP法による研磨を行い、図10に示すように、配線溝23の内部に埋め込み配線29を形成するとともに、この埋め込み配線29の末端のパッド30を形成する。

【0045】以上のように、この第3の実施形態によれば、配線溝23とパッド形成用の孔24との接続部分に配線溝23の幅とパッド形成用の孔24の幅との中間の幅の孔25を形成し、この孔25内にダミーパターン26を形成しているため、第2の実施形態と同様な利点を得ることができる。

【0046】図11～図13はこの発明の第3の実施形態による半導体装置の製造方法を示す。ここで、図11Aは配線溝およびパッド形成用の孔の部分を示す平面図、図11B、図11Cおよび図11Dはそれぞれ図1

1AのB-B線、C-C線およびD-D線に沿っての断面図を示す。また、図12A、図12Bおよび図12Cはそれぞれ図11B、図11Cおよび図11Dに対応する断面図、図13A、図13Bおよび図13Cはそれぞれ図11B、図11Cおよび図11Dに対応する断面図を示す。

【0047】この第4の実施形態においては、まず、図11に示すように、第2の実施形態と同様に、あらかじめ素子が形成され、表面が層間絶縁膜（いずれも図示せず）で覆われたSi基板31上に下層A1合金配線32を形成した後、この下層A1合金配線32を覆うように例えばSiO₂膜のような層間絶縁膜33を成膜する。次に、リソグラフィ工程およびエッチング工程により、層間絶縁膜33に配線溝34およびパッド形成用の孔35を形成する。次に、リソグラフィ工程およびエッチング工程により、配線溝34の底部に接続孔（図示せず）を形成するとともに、パッド形成用の孔35の底部の全面に複数の接続孔36をマトリックス状に形成する。ここで、この接続孔36は、一般的には、できるだけ小さく、しかも数多く形成するのが望ましい。

【0048】次に、第2の実施形態と同様に、図12に示すように、全面にTiN/Ti膜37を形成した後、例えばCuを0.5%含んだ上層A1合金層38を成膜する。ここで、第1の実施形態と同様に、この上層A1合金層38の膜厚は配線溝34の幅の3倍以上に選ぶ。具体的には、例えば、配線溝34の幅が0.4μmであるとすると、この上層A1合金層38の膜厚はその幅の3倍以上として1200nm以上とする。

【0049】このとき、この上層A1合金層38は、第2の実施形態と同様に、配線溝34およびその底部に形成された接続孔（図示せず）の部分でつながり、ブリッジ形状が安定して形成される。これに加えて、この第4の実施形態においては、パッド形成用の孔35の底部の全面に複数の接続孔36を形成しているため、この上層A1合金層38は、幅が急激に変化する、配線溝34とパッド形成用の孔35との接続部分においてもつながり、この部分にもブリッジ形状が安定して形成される。

【0050】この後、第1の実施形態と同様に、高圧リフローおよびCMP法による研磨を行い、図13に示すように、配線溝34の内部に埋め込み配線39を形成するとともに、この埋め込み配線39の末端のパッド40を形成する。

【0051】以上のように、この第4の実施形態によれば、パッド形成用の孔34の底部の全面に接続孔36を形成しているため、第2の実施形態と同様な利点を得ることができる。また、この第4の実施形態によれば、次のような利点を得ることもできる。すなわち、デュアルダマシン構造を有する半導体装置においては、パッド形成用の孔は通常、その全体が配線溝と接続孔との合計の深さになっているのに対し、この第4の実施形態にお

るパッド形成用の孔35は、配線溝34と同一の深さの孔の底部に複数の接続孔36が形成されたものであり、その体積は通常のパッド形成用の孔に比べて小さい。このため、このパッド形成用の孔35に埋め込む配線材料の体積は通常のパッド形成用の孔に比べて小さくて済むことから、高圧リフローを行った後の上層A1合金層38の表面の平坦性をより向上させることができ、その後のCMP法による表面平坦化を支障なく行うことができる。

【0052】以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。

【0053】例えば、上述の第1の実施形態におけるTiN/Ti膜6および上層A1合金層7の成膜条件、高圧リフロー条件およびCMP法による研磨条件はあくまでも例に過ぎず、必要に応じてこれらとは異なる条件で成膜、高圧リフローおよび研磨を行ってもよい。

【0054】また、上述の第1の実施形態においては、デュアルダマシン構造を有する層間絶縁膜3に埋め込み配線9を形成する場合について説明したが、この発明は、デュアルダマシン構造を用いない通常の溝配線としての埋め込み配線の形成に適用することも可能である。

【0055】さらに、上述の第2、第3および第4の実施形態においては、埋め込み配線の末端にパッドが形成される場合について説明したが、この発明は、このパッドが埋め込み配線の末端に形成される単なるパッドである場合以外に、例えばこのパッドがキャパシタの電極であるような場合にも適用することが可能である。

【0056】

【発明の効果】以上説明したように、この発明によれば、埋め込み配線形成用の配線材料を配線溝の幅の3倍以上の膜厚に形成するようにしていることにより、配線溝の部分に配線材料によるブリッジ形状を安定して形成することができ、これによって高圧リフロー法を用いて埋め込み配線を安定して形成することができる。

【0057】また、この発明によれば、配線溝とパッド形成用の孔との接続部分の近傍にダミーパターンを形成し、あるいは、埋め込み配線の末端のパッド形成用の孔の底部に複数の接続孔を形成するようにしていることにより、配線溝とパッド形成用の孔との接続部分においても配線材料によるブリッジ形状を安定して形成することができ、これによって高圧リフロー法を用いて埋め込み配線を安定して形成することができる。

【図面の簡単な説明】

【図1】この発明の第1の実施形態による半導体装置の製造方法を説明するための断面図である。

【図2】この発明の第1の実施形態による半導体装置の製造方法を説明するための断面図である。

【図3】この発明の第1の実施形態による半導体装置の製造方法を説明するための断面図である。

【図4】この発明の第1の実施形態による半導体装置の製造方法を説明するための断面図である。

【図5】この発明の第2の実施形態による半導体装置の製造方法を説明するための平面図および断面図である。

【図6】この発明の第2の実施形態による半導体装置の製造方法を説明するための断面図である。

【図7】この発明の第2の実施形態による半導体装置の製造方法を説明するための断面図である。

【図8】この発明の第3の実施形態による半導体装置の製造方法を説明するための平面図および断面図である。

【図9】この発明の第3の実施形態による半導体装置の製造方法を説明するための断面図である。

【図10】この発明の第3の実施形態による半導体装置の製造方法を説明するための断面図である。

【図11】この発明の第4の実施形態による半導体装置の製造方法を説明するための平面図および断面図である。

【図12】この発明の第4の実施形態による半導体装置の製造方法を説明するための断面図である。

【図13】この発明の第4の実施形態による半導体装置の製造方法を説明するための断面図である。

【図14】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。

【図15】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。

【図16】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。

30 【図17】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。

【図18】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。

【図19】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。

【図20】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。


【図21】従来のデュアルダマシン構造を有する半導体装置の製造方法を説明するための断面図である。

40 【図22】従来のデュアルダマシン構造を有する半導体装置の製造方法の問題点を説明するための断面図である。


【符号の説明】

2、32・・・下層A1合金配線、3、12、22、33・・・層間絶縁膜、4、36・・・接続孔、5、13、23、34・・・配線溝、6、16、27、37・・・TiN/Ti膜、9、18、29、39・・・埋め込み配線、15、26・・・ダミーパターン、14、24、35・・・パッド形成用の孔


【図1】




【図2】




【図3】




【図4】




【図18】




【図5】




【図6】




【図7】




【図9】




【図8】




【図10】




【図11】




【図12】




【図14】




【図15】




【図16】




【図19】




【図20】




【図21】



【図13】



【図17】



【図22】

